<= : non-blocking( seqeuntial logic : output이 input과 state에 영향받음 )
= : blocking ( combinational logic : output은 input에만 영향받음 )
'VHDL' 카테고리의 다른 글
| AMBA - SoC안에서 IP끼리의 Bus 규격 (0) | 2014.12.04 |
|---|---|
| dinonsil 회로도 (0) | 2014.12.04 |
| multi-driver error (0) | 2014.12.03 |
| 디논실 project woring notes (0) | 2014.10.31 |
| 기본 component (0) | 2014.10.30 |
